Перейти к основному содержанию

Микропроцессорные структуры. Инженерные решения

Название: 
Микропроцессорные структуры. Инженерные решения
Автор: 
Шевкопляс Б. В.
Издательство: 
Радио и связь
Страниц: 
512
Год издания: 
1990
Язык: 
русский
Формат: 
djvu
Размер: 
7.90 МБ

 

 

Краткое содержание

Предисловие

Раздел 1. Введение в технику микроЭВМ

Глава 1. Выбор микропроцессорной системы и организация адресного взаимодействия ее составных частей

Память обычно содержит постоянное и оперативное запомина­ющие устройства (ПЗУ и ОЗУ). Возможно использование перепро­граммируемых постоянных запоминающих устройств (ППЗУ).

В памяти микроЭВМ имеется два вида информации — команды и данные, причем с «точки зрения» памяти эти виды информации неотличимы. О том, где находятся данные, а где — команды, «знает» только процессор. По образному выражению Э. Клингмана, «коман­ды можно сравнить с глаголами естественного языка, указывающи­ми на действие, которое должно быть выполнено, тогда как слова данных аналогичны существительным, являющимся либо подлежа­щим — предметом, совершающим действие, либо дополнением — предметом, на который переходит действие» [2].

МикроЭВМ может содержать таймер — устройство для отсчета времени. Это, по существу, обычные кварцевые часы, которые мож­но программно опрашивать, устанавливать, использовать в качестве будильника, в определенное время выдающего сигнал в процессор, или в качестве секундомера при замерах интервалов времени между внешними событиями н т. д. Точность хода таких часов может быть обычной, например ±2 с/сут.

В состав многих микроЭВМ входит так называемый сетевой таймер, который вырабатывает импульсы при прохождении пита­ющего синусоидального напряжения 220 В, 50±1 Гц через «нуль» в одном из направлений. Эти импульсы, следующие с периодом 20 мс, поступают в процессор, и он при желании (программиста) может ими воспользоваться.

Какой таймер лучше: кварцевый или сетевой? Ответ на этот вопрос, казалось бы, очевиден — кварцевый. Действительно, кварце­вые часы за сутки отстанут или убегут не более чем на 2 с, а «сете­вые» могут ошибиться почти на полчаса. Поэтому, если иметь в виду только точностные характеристики и разрешающую способность, предпочтение следует отдать кварцевому таймеру. Однако эти ха­рактеристики не всегда являются определяющими. В некоторых при­менениях сетевой таймер оказывается вне конкуренции и даже са­мые точные кварцевые часы неспособны его заменить (см., напри­мер, § 5.2).

Процессор способен обмениваться информацией с объектами за его границами только в том случае, если эти объекты имеют адреса. Такие объекты называют адресуемыми или программно-доступными. Адрес — это код, однозначно определяющий тот или иной элемент внутри или вне микроЭВМ: ячейку памяти, регистр, триггер, вход логического элемента и т. п.

Элементарный цикл работы микроЭВМ состоит из двух этапов: процессор извлекает из памяти код, который он рассматривает как команду; затем он выполняет команду и готовится к выбору следу­ющей команды. Такие циклы повторяются независимо от содержа­ния выполняемой задачи. Из их последовательности складывается машинное время микроЭВМ. Поэтому можно утверждать, что про­цессор умеет выполнять только два действия: выбирать команды из памяти и выполнять их. (Говоря более строго, возможно и третье действие — стандартная реакция на внешние прерывания, но это дей­ствие будет рассмотрено особо.)

Список команд процессора насчитывает обычно порядка ста команд.

Глава 2. Обеспечение связи микропроцессорной системы с «внешним миром»

Режим Чтение — модификация — запись по существу является комбинацией двух предыдущих, активное устройство сначала произ­водит чтение информации по некоторому адресу, а затем, после не­которой паузы, связанной с обработкой прочитанной информации,— запись новой информации по тому же адресу. На протяжении всего этого двойного цикла адрес передается активным устройством толь­ко один  — в начале цикла, а магистраль занята им постоянно.

Этот режим позволяет ускорять выполнение команд, связанных с преобразованием информации, размещенной в ячейках памяти. Временные диаграммы, соответствующие этому режиму, схожи с рас­смотренными ранее, поэтому здесь не приводятся. Однако тот факт, что при чтении, преобразовании и записи информации магистраль по­стоянно занята активным устройством, имеет большое «архитектур­ное» значение и заслуживает более детального рассмотрения. Речь пойдет о так называемых программных семафорах — своего рода программных арбитрах, регулирующих очередность обращения не­скольких независимых активных устройств к общему «ресурсу».

Предположим, что одна из ячеек памяти, например ячейка с ад­ресом 579Е, используется как указатель занятости некоторого ресур­са, так же как «настоящий» семафор разрешает или запрещает поль­зование участком железнодорожного пути. Таким ресурсом может быть определенная область памяти, контроллер, вспомогательный процессор и т. д. Предположим далее, что нулевой код в ячейке 579Е соответствует свободному ресурсу, а ненулевой — занятому. В ис­ходном состоянии ресурс свободен.

При работе системы не исключена возможность того, что неко­торые активные устройства А и-В одновременно или почти одновре­менно пожелают воспользоваться общим ресурсом. Благодаря нали­чию схемного магистрального арбитра строго одновре­менное обращение к семафору с целью выяснения его состояния запрещено.

Для работы с семафорами во многих микроЭВМ предусмотрена команда типа «проверить и установить», которая может выполнять­ся следующим образом. Процессор считывает содержимое ячейки — семафора и, если считан нулевой код, устанавливает в своем регист­ре состояния признак Нуль.

Глава 3. Последовательные каналы связи

С помощью кода «Манчестер-11» решаются сразу все указанные проблемы. Поскольку число положительных и отрицательных импуль­сов на любом достаточно большом отрезке времени равно (отлича­ется не более чем на один импульс, что не имеет значения), посто­янная составляющая равна нулю. Подстройка часов приемника или ретранслятора производится при передаче каждого бита, т. е. сни­мается проблема рассинхронизации. Спектр сигнала содержит только две логические составляющие: Р и 2Р, где Р — скорость передачи информационных бит. Наличие только двух (а не трех или более) электрических уровней напряжения позволяет надежно их распозна­вать (хорошая помехозащищенность).

Критерием ошибки может являться «замораживание» сигнала на одном из уровней на время, превышающее время передачи одного информационного бита, поскольку независимо от передаваемого кода сигнал всегда «колеблется» и никогда не «замирает». Плата за эти чрезвычайно полезные качества — удвоение требуемой пропускной способности связной аппаратуры. Поэтому код «Манчестер-II» ши­роко используется там, где частотные ограничения не являются опре­деляющими, в частности во многих локальных сетях микроЭВМ.

Второй способ введения избыточности связан с добавлением до­полнительных электрических уровней, в простейшем случае — треть­его, «нулевого» уровня.

Нули кодируются отсутствием импульсов, а единицы — попеременно положительными и отрицательными им­пульсами. Постоянная составляющая равна нулю, проблема переда­чи последовательности единиц отсутствует, обнаруживаются ошибки, нарушающие правильную последовательность знакочередующихся сигналов.

Единственная оставшаяся проблема — потеря синхронизации при передаче последовательности нулей, как и в коде МК2. Эта пробле­ма решается очень просто: цепочки нулей передатчик заменяет опре­деленными «заготовками» или «кусками» стандартных временных ди­аграмм (как заурядный конферансье заполняет паузы стандартными информационными посылками в зал). Коды АМI, в которых цепочка из N нулей заменяется определенной подстановкой, называются BNZS-кодами

Глава 4. Рекомендации по обеспечению помехозащищенности цифровых устройств

Моменты переключения большинства типов интегральных схем из одного состояния в другое сопровождаются резким кратковременным возрастанием тока, потребляемого от источника вторичного электро­питания. Энергия, отбираемая от источника питания в эти моменты, расходуется на заряд паразитных емкостей и на протекание «сквоз­ного» тока через выходные каскады, построенные по двухтактной схеме (когда «верхний» и «нижний» транзисторы одновременно нахо­дятся в активном режиме). Разряд паразитных выходных емкостей сопровождается появлением кратковременных импульсных токов по земляным шинам.

Из-за конечной индуктивности шин питания и земли импульсные токи вызывают появление импульсных напряжений как положитель­ной, так и отрицательной полярности, которые приложены между вы­водами питания и земли микросхем. Если шины питания и земли вы­полнены тонкими печатными или иными проводниками, а высокочас­тотные развязывающие конденсаторы либо вовсе отсутствуют, либо их число недостаточно, то при одновременном переключении несколь­ких ТТЛ-микросхем на «дальнем» конце печатной платы амплитуда импульсных помех по питанию (выбросов напряжения, действующих между выводом питания и земли микросхемы) может составить 2 В и более. Поэтому при проектировании печатной платы необходимо вы­полнять следующие рекомендации.

1. Шины питания и земли должны обладать минимальной индук­тивностью. Для этого они выполняются в виде решетчатых структур, покрывающих всю площадь печатной платы. Недопустимо подключе­ние микросхем ТТЛ к шине, представляющей собой «отросток», по­скольку по мере приближения к его концу индуктивность цепей под­вода питания накапливается. Шины питания и земли должны по возможности покрывать всю свободную площадь печатной платы. С особым вниманием следует подходить к проектированию накопи­тельных матриц динамической памяти на микросхемах К565РУ5, РУ7 и др. Матрица должна представлять собой квадрат, чтобы ад­ресные и управляющие линии имели минимальную длину. Каждая микросхема должна находиться в индивидуальной ячейке решетча­той структуры, образованной шинами питания и земли (две незави­симые решетки). Шины питания и земли накопительной матрицы не должны нагружаться «чужими» токами, текущими от адресных фор­мирователей, усилителей сигналов управления и т. п.

2. Подключение внешних шин питания и земли к плате через разъем должно производиться через несколько контактов, равномерно расположенных по длине разъема, для того чтобы вход в решетча­тые структуры шин питания и земли производился сразу из несколь­ких точек.

Подавление помех по питанию должно осуществляться вблизи мест их возникновения. Поэтому вблизи выводов питания каждой микросхемы ТТЛ должен быть расположен высокочастотный конден­сатор емкостью не менее 0,02 мкФ. Это также в особой степени относится к упомянутым микросхемам динамической памяти. Для фильтрации низкочастотных помех необходимо использовать электро­литические конденсаторы, например, емкостью 100 мкФ.

Раздел 2. Примеры построения микропроцессорных систем и их составных частей

Глава 5. Взаимодействие с объектами

При работе с несколькими каналами их опрос производится параллельно, с использованием общего разряда а выходного порта В этом случае микроЭВМ одновременно считывает ответные реакции от всех последовательных каналов (параллельным кодом) и программно анализирует полученное слово Когда во всех разрядах этого слова зарегистрированы единицы (попытка выдачи тока во все линии оказалась безуспешной), сеанс связи заканчивается Схема не предъявляет жестких ограничений на временные параметры передаваемых сигналов, как при использовании, например, «телеграфного» кода МикроЭВМ может сужать или расширять импульсы тока и (или) паузы между ними в широких пределах Максимальная скорость обмена ограничена временем «успокоения» сигналов в линии, а минимальная — длительностью импульса, ко­торая может быть выбрана с нужным запасом

Если коды, выдаваемые источником информации, имеют разряд­ность, равную п, то, как следует из временных диаграмм.

В исходном состоянии, поэтому триггер ошибки поддерживается в состоянии лог. 0. Сдвиговый регистр на­ходится в режиме слежения за сигналами на линиях X, Эти сиг­налы беспрепятственно проходят на выходы регистра. В момент начала сеанса связи сигнал 5 переходит из 1 в 0, регистр «защел­кивается» (возможно, приняв неопределенную информацию из-за переходных процессов в линиях X), а сигнал сброса перестает воз­действовать на К-вход триггера ошибки.

Информация, только что записанная в регистр, сравнивается с «новейшей» информацией на входах. Результат сравнения по­ступает на Б-вход триггера ошибки и переписывается в него по фронту сигнала с выхода элемента задержки. Этот сигнал форми­руется через 180 нс после поступления лог. 0 на вход 5 г 100 не — время между считываниями, 60 нс — суммарное время «успокое­ния» регистра, элементов Исключающее ИЛИ и элемента ИЛИ, а 20 не — запас, достаточный для надежного восприятия результа­та сравнения триггером ошибки.

Глава 6. Контроль, диагностика, восстановление, защита и поиск информации

Глава 7. Адресация, обмен данными

Глава 8. Аппаратная поддержка вычислений, цифровые фильтры, узлы микроЭВМ

Список литературы

Техническая библиотека

Вверх